La logique séquentielle (SL) dans la théorie des circuits numériques est l’ensemble des règles et des implémentations de circuits qui s’appuient sur les événements actuels et passés des états logiques et des transitions pour déterminer les états logiques actuels. Connaître la logique combinatoire (CL), l’ensemble des règles et la mise en œuvre des circuits qui reposent sur les niveaux logiques réels, révèle les points clés de la logique séquentielle. Les niveaux logiques pour le calcul binaire se réfèrent généralement à haut ou bas. En logique positive, 1 est haut et 0 est bas. Les circuits logiques sont constitués de portes qui peuvent avoir une ou plusieurs entrées et généralement une seule sortie.
Une simple porte CL est connue sous le nom de tampon et porte inverseur ou PAS. La sortie du tampon est toujours la même que l’entrée, mais la sortie de l’onduleur n’est toujours pas l’entrée. Les autres portes utilisées dans CL incluent la porte ET, la porte NAND et la porte NOR. La porte ET sort un 1 uniquement si les deux entrées sont à 1. La porte NAND et la porte NOR sont, respectivement, une porte ET et une porte OU, chacune avec un inverseur à la sortie.
La logique séquentielle utilise des verrous qui verrouillent les niveaux de sortie en fonction des niveaux de sortie précédents et des niveaux d’entrée actuels. Les verrous sont généralement construits à l’aide de deux portes partenaires, qui sont soit deux portes NAND ou NOR. Les portes de ces bascules, ou bascules, sont verrouillées dans l’un des deux états par les sorties de porte qui sont renvoyées à l’entrée de la porte partenaire. En changeant les niveaux sur les entrées libres des portes, une inversion de niveau logique est obtenue. L’analyse logique séquentielle implique à la fois l’observation des niveaux de sortie initiaux et l’observation du changement des niveaux de sortie en fonction du changement des niveaux d’entrée.
Dans les compteurs binaires, il y a des circuits de détection de front dans l’entrée d’horloge pour chaque verrou de chiffre binaire (bit). Les compteurs utilisent généralement une détection de front positif pour un comptage normal. Par exemple, un compteur 8 bits utilise des verrous 8 bits.
La logique séquentielle utilise des verrous de bits en cascade pour produire un compteur numérique asynchrone (async). Lorsqu’un bit du verrou de bit le moins significatif (LSB) est utilisé pour cadencer le bit le plus significatif (MSB), il est appelé compteur asynchrone. En async, les verrous se synchronisent à des moments légèrement différents, tandis que la logique synchrone (sync) synchronise tous les verrous simultanément. Le compteur asynchrone subira un délai d’ondulation total maximal égal à un délai d’ondulation de verrouillage multiplié par le nombre de bits dans le compteur. Dans la logique de synchronisation, les verrous de bit dans un compteur numérique sont cadencés simultanément, ainsi le retard d’ondulation total est égal à un retard d’ondulation de verrou pour un nombre quelconque de bits dans le compteur.