Un escaneo de límites es un método para probar todas las interconexiones en placas de circuito impreso (PCB) utilizando celdas de escaneo de límites en lugar de sondas físicas. Es un estándar ampliamente adoptado por las empresas de electrónica. La depuración de prototipos y el diseño de productos también pueden beneficiarse de los escaneos de límites.
A principios de la década de 1980, los fabricantes de PCB confiaban en probadores en circuito y dispositivos físicos de base de clavos para probar los componentes. Con la llegada de componentes cada vez más miniaturizados, una mayor densidad de dispositivos, placas multicapa y empaques montados en la superficie, se hizo cada vez más difícil acceder físicamente a todas las interconexiones en una PCB. Las pruebas en circuito son vitales para examinar defectos de fabricación como circuitos abiertos y cortocircuitos y componentes dañados o faltantes. Se hizo necesario desarrollar una metodología diferente para probar PCB sin requerir acceso físico a todos los componentes de la placa.
La solución, desarrollada por el Joint Test Action Group (JTAG), fue crear acceso físico a todos los componentes dentro del dispositivo. Este grupo de ingenieros creó el proceso para las pruebas de escaneo de límites en la década de 1980. En 1990, se estandarizó como IEEE Std. 1149.1-1990.
Si bien el JTAG no inventó el concepto en sí, fue fundamental para convertir la idea básica en un estándar internacional. Actualmente, un escaneo de límites también se conoce como JTAG. Una revisión de IEEE Std. 1149.1 se introdujo en 1993 y se denominó 1149.1a. Esta revisión particular consistió en ciertas mejoras y aclaraciones. Más tarde, en 1994 se agregó un suplemento que describe el lenguaje de descripción de escaneo de límites (BSDL).
El acceso físico se incorporó al dispositivo mediante la inclusión de registros de desplazamiento en serie internos en sus límites. Estos registros se denominan registros de exploración de límites y se pueden considerar como clavos virtuales. Se pueden utilizar para probar todas las interconexiones de la PCB. Los registros de escaneo de límites se encuentran al principio y al final de las áreas con mayor probabilidad de sufrir daños durante el montaje de la placa. También se denomina región de interconexión.
Estos registros de escaneo de límites, o celdas, pueden forzar y capturar datos de los pines de un dispositivo. Los datos obtenidos de esta manera se comparan con los resultados esperados para probar la placa en busca de fallas. Esta es una forma mucho más fácil de probar los componentes para verificar que la unión, la funcionalidad de trabajo y la alineación sean correctas. Los escaneos de límites se utilizaron inicialmente en la fase de producción del ciclo de vida de un producto, pero debido al establecimiento del estándar IEEE-1149.1, actualmente se utilizan durante todo el ciclo de vida del producto.
La ventaja de utilizar escaneos de límites para probar PCB son los menores costos de equipo, lo que acelera el desarrollo; tiempos de prueba cortos; mejor cobertura de prueba; y una mayor calidad del producto. Los fabricantes de productos electrónicos de todo el mundo confían en los escaneos de límites para probar PCB de forma eficaz y económica.