Un émetteur-récepteur de signalisation différentielle basse tension (LVDS) est un émetteur/récepteur de signalisation qui utilise une basse tension avec une signalisation différentielle pour atteindre des débits binaires élevés. L’émetteur-récepteur LVDS entraîne des fils de cuivre torsadés, qui sont peu coûteux et très courants. La signalisation différentielle est préférée en raison de sa haute immunité aux bruits électriques externes et aux surtensions.
Le but d’un émetteur-récepteur LVDS est d’interconnecter des circuits ou des équipements via une liaison de communication de données fiable. Sans émetteur-récepteur LVDS, les solutions alternatives peuvent être plus chères ou plus compliquées à utiliser. Un émetteur-récepteur LVDS typique peut acheminer une ligne série à grande vitesse ou même un bus parallèle vers d’autres emplacements à plus de 49 pieds (15 m) de distance. LVDS est un système utilisé par plusieurs normes de communication de données, telles que la Telecommunications Industry Association/Electronic Industries Alliance-644 (TIA/EIA-644).
L’utilisation d’un émetteur-récepteur LVDS est un choix logique lorsque la longueur du câblage numérique d’une application limite la vitesse des données. La signalisation non différentielle est très courante pour les connexions de données de courte durée. Dans ce schéma, les tensions numériques vont de 0 à environ +5 volts de courant continu (VDC). Un câble de données parallèle basse vitesse pour imprimantes peut être limité à 39.4 pouces (1 m) de longueur, mais lorsque le câble de données est plus long, la capacité « électrique » est plus élevée et une capacité élevée augmente les temps de montée et de descente du signal, ce qui entraîne débits de données limités. LVDS résout la limitation de capacité en utilisant des émetteurs à courant qui compensent une grande partie de la capacité dans la ligne de données.
La différence de tension aux bornes de l’entrée du récepteur en mode différentiel, qui est inférieure à 1 V, explique principalement la fonction haute vitesse des émetteurs-récepteurs LVDS. Moins de courant en moins de temps sera nécessaire pour inverser le différentiel de tension pour chaque inversion de bit de données si le changement de tension nécessaire est faible. Avec moins de 1 V de différence dans les entrées du récepteur en permanence, le circuit de protection contre les surtensions provenant de sources externes est considérablement simplifié.
Lors du choix d’un émetteur-récepteur LVDS, les développeurs de circuits préfèrent généralement un émetteur-récepteur LVDS à circuit intégré (IC), conçu pour accepter des signaux numériques asymétriques tels que les signaux logiques transistor-transistor (TTL). Les niveaux asymétriques sont à polarité unique, tels que 0 V et +5 VDC. Lorsqu’un bus TTL doit être connecté à plus de quelques mètres, un circuit parallèle-série-à-parallèle (PSP) est disponible. Par exemple, lors de la transmission et de la réception d’un bus à 8 bits, un signal d’horloge qui est environ huit fois supérieur à la fréquence d’horloge du bus de données est appliqué à la PSP. Au lieu d’un connecteur à plus de 8 broches, le connecteur série de l’émetteur-récepteur LVDS n’aura besoin que d’une ou deux paires de lignes de données bidirectionnelles, selon la conception.